TSMC, el mayor fabricante de chips del mundo, ha puesto cifras a un cambio de prioridades que llevaba meses gestándose en los centros de datos de inteligencia artificial: la eficiencia energética será el verdadero límite para los próximos procesadores. La compañía taiwanesa prevé que su nueva tecnología de fabricación A14, prevista alrededor de 2028, ofrezca más de un 20% de mejora en rendimiento y reduzca hasta un 30% el consumo eléctrico respecto a su proceso N2, según declaraciones de su vicepresidente sénior de desarrollo de negocio, Kevin Zhang, recogidas por Reuters.
Claves de la operación
- La factura de la electricidad frena el despliegue de la IA. Los grandes operadores de centros de datos, desde AWS hasta Microsoft Azure, ven cómo el coste y la disponibilidad de energía se convierten en el principal cuello de botella para seguir escalando sus infraestructuras de IA.
- TSMC responde con el proceso A14 y hasta un 30% menos de consumo. El fabricante taiwanés, que produce los chips de Nvidia, AMD o Apple, sitúa el ahorro energético como la palanca decisiva de su hoja de ruta para finales de esta década.
- Huawei entra en la partida con arquitectura plegada y litografía alternativa. La china presenta la propuesta Tau Scaling Law y LogicFolding, que desafían el enfoque tradicional de miniaturización pura y compiten desde la integración de chips.
La energía, el límite que frena el avance de la IA en los centros de datos
Durante años, la carrera por los chips de inteligencia artificial ha sido una cuestión de rendimiento bruto. Más capacidad de cálculo, más velocidad, más parámetros. Esa lógica choca ahora con un adversario mucho menos vistoso pero implacable: la factura de la luz. Los hiperescalares que están invirtiendo miles de millones en nuevas regiones cloud —como los 17.000 millones de euros que AWS ha comprometido en Aragón hasta 2032— empiezan a medir el éxito de un procesador no solo por los FLOPS que entrega, sino por los euros que dispara cada carga de trabajo.
La preocupación llega desde perfiles muy distintos: fabricantes de smartphones, operadores de centros de datos e incluso diseñadores de sistemas embebidos. Todos comparten un mismo problema: la energía es cada vez más cara y, en muchos mercados, no está garantizada. En España, los picos de precios mayoristas y la dependencia del gas han encendido las alarmas de proyectos que requieren decenas de megavatios continuos.
El rendimiento sin control de consumo es como un coche de carreras sin depósito: impresiona, pero no llega a ningún lado.
TSMC responde con A14: ¿el fin de la Ley de Moore o una nueva vía de innovación?
TSMC no se ha limitado a señalar el problema; ha situado la solución en su calendario tecnológico. El proceso A14, previsto alrededor de 2028, promete algo hasta ahora anecdótico en la conversación pública sobre semiconductores: un salto de rendimiento del 20% acompañado de una rebaja del 30% en el gasto energético frente a N2. No hablamos de un procesador concreto, sino el método de fabricación de los chips posteriores a esa fecha.
Lo interesante es que la compañía admite que la miniaturización ya no basta. La densidad de transistores sigue siendo relevante, pero TSMC subraya que soluciones como el empaquetado avanzado, el apilado 3D y la fotónica empiezan a pesar tanto como los nanómetros. Es una señal de que la industria está negociando los últimos kilómetros de la Ley de Moore con herramientas distintas.
En paralelo, Huawei contraataca con un enfoque aún más radical. Su propuesta Tau Scaling Law busca mejorar el rendimiento acelerando el movimiento de datos dentro del chip, y LogicFolding apuesta por un apilado plegado que podría superar los límites del empaquetado 3D convencional. Ambas dependen de nuevas herramientas de diseño y de sistemas de disipación de calor que aún no están maduros, pero dibujan una hoja de ruta alternativa en la que la eficiencia no depende solo del proceso de fabricación.
Lo que se juega España en la guerra por los chips eficientes
España se ha convertido en uno de los campos de batalla del sur de Europa para los hiperescalares. Los anuncios de AWS en Aragón, la expansión de Google Cloud en Madrid y la llegada de operadores como CyrusOne o Data4 dibujan un panorama en el que la demanda de electricidad se disparará. Si los chips no rinden más por vatio, muchos de esos proyectos se enfrentarán a sobrecostes o, peor aún, a problemas de licencia social.
Aquí es donde la apuesta de TSMC por la eficiencia deja de ser una noticia técnica para convertirse en un factor de competitividad regional. Los centros de datos que se están construyendo en la Península necesitarán servidores con GPUs y aceleradores de IA cada vez más potentes. Si el consumo por chip sigue escalando, las inversiones en renovables y redes de distribución tendrán que correr más rápido. La promesa de un 30% menos de consumo en 2028 daría un margen de maniobra clave.
No obstante, la dependencia de un solo fabricante —TSMC produce el 90% de los chips más avanzados del mundo— introduce un riesgo de concentración que ni Bruselas ni Washington han logrado disipar. Huawei, asfixiado por las sanciones de Estados Unidos, intenta construir su propia cadena de suministro con socios chinos, pero su tecnología aún no está probada a gran escala. La eficiencia energética se perfila como un arma de doble filo: quien la domine marcará el ritmo de la IA, pero la carrera sigue estando en manos de muy pocos actores.
La pregunta que queda en el aire es si el mercado estará dispuesto a esperar hasta 2028. Con la demanda de IA generativa duplicándose cada seis meses según los informes de Gartner, los operadores de centros de datos no pueden permitirse que el consumo eléctrico sea un lastre. Mientras tanto, cada nuevo dato de consumo de los chips que ya están en el mercado —los H100 de Nvidia, por ejemplo, superan los 700 vatios por unidad— recuerda que el límite no es teórico, sino contable.
En Merca2.es seguiremos de cerca los próximos movimientos de TSMC y de sus competidores en un mercado donde la eficiencia ha dejado de ser una ventaja técnica para convertirse en la única hoja de ruta viable.
